



Manual de Operação

Slip e Rates

Anexo ao Manual de Operação do TSW200E1

Versão: 2
Revisão: 2
Dezembro/2008

Direitos de edição

Este manual foi elaborado pela equipe da **Wise Indústria de Telecomunicações**. Nenhuma parte ou conteúdo deste manual pode ser reproduzido sem autorização por escrito da **Wise Indústria de Telecomunicações**.

A **Wise Indústria de Telecomunicações** se reserva o direito de modificar seus produtos, assim como o conteúdo de seus manuais, a qualquer momento, sem aviso prévio, de acordo com as próprias necessidades.

Como os produtos da **Wise Indústria de Telecomunicações** se mantêm em constante aperfeiçoamento, algumas características podem não estar inclusas nos manuais, sendo anexadas ao produto em adendos.

Qualquer contribuição ou crítica que possa melhorar a qualidade deste produto ou manual será bem vinda pela equipe da empresa.

Se o conteúdo deste manual estiver em desacordo com a versão do equipamento fornecido ou seu manuseio, por favor, entre em contato com a empresa, por telefone/fax:

(0xx61) - 3486-9100

ou email:

wise@wi.com.br

Wise Indústria de Telecomunicações

Departamento Comercial:

Setor de Indústria Bernardo Sayão
SIBS quadra 01 conjunto D lote 12
Núcleo Bandeirante - Brasília - DF
CEP: 71736 -104

Visite a nossa Home Page: <http://www.wi.com.br>

Índice

<u>1.Introdução.....</u>	<u>1</u>
<u>2.Os testes Slip e Rates no TSW200E1.....</u>	<u>2</u>
<u>3.Configuração do teste.....</u>	<u>3</u>
<u>4.Realização do teste.....</u>	<u>5</u>

1. Introdução

O conceito de sincronismo é importante numa rede digital de telecomunicações. Esta é composta de diversos *switches* interconectados. Cada um deles possui um clock que determina a taxa de transmissão nos *links* originados nele. Em um link E1, a informação é organizada e transmitida em frames com diversos timeslots, utilizando a modulação PCM. O alinhamento dos frames é feito identificando o início de um frame nos bits recebidos. Uma vez achado esse alinhamento, os outros timeslots são identificados em relação ao início do frame. Para não perder o alinhamento, os *switches* precisam manter-se sincronizados, isto é, precisam trabalhar com o mesmo clock.

A Figura 1 mostra a ligação entre 2 *switches* A e B. O Switch A transmite um feixe PCM ao Switch B. Os dados recebidos são colocados em um buffer e retirados para processamento do Switch B. A taxa em que o Switch A escreve no buffer é f_a bits/s e a taxa em que o Switch B lê os dados é f_b bits/s. Se f_a é diferente de f_b , ou seja, a taxa de escrita e leitura no buffer serão diferentes, haverá momentos em que o buffer irá encher ou esvaziar. Se $f_a > f_b$, isto é, escrevemos mais rápido do que retiramos os bytes do buffer, acontece *Overflow*. Se $f_a < f_b$, os bytes são retirados do buffer mais rápido do que são colocados, acontece *Underflow*. Ambas as situações resultam em *slip*. No caso de ocorrer *Overflow*, alguns bytes serão perdidos pois o buffer já está cheio. No caso de *Underflow*, acontecerá a repetição de alguns bytes, pois a mesma informação será lida duas vezes.




Figura 1

A implementação da comunicação utilizando buffers, como no esquema acima, é feita para minimizar a ocorrência de slips. Sabe-se que em um sistema desse tipo é normal a ocorrência de *jitter*, pequenas variações em torno da frequência nominal. Se o sistema não possuísse um buffer de recepção, o *jitter* provocaria a perda ou repetição de um bit (*slip*). O buffer é utilizado para compensar tal fenômeno. Como ele vai armazenando a informação que chega, o receptor será menos suscetível a pequenas variações do clock do transmissor. No caso do PCM, os buffers são dimensionados para 2 frames o que significa que serão necessários 256 clock slips para gerar erro no sistema. Quando isto acontece há um frame slip e perde-se o alinhamento de frame.

2. Os testes Slip e Rates¹ no TSW200E1

Os modos Slip e Rates têm o intuito de monitorar a sincronização em um link E1. Durante a realização do teste, dois sinais E1 são comparados.

No modo slip, verifica-se o sincronismo entre eles por meio da detecção de slips. Se dois sinais com clocks diferentes são medidos haverá a ocorrência de slip e a taxa de slip por segundo nos dirá a diferença em Hz entre os clocks.

No modo rates, a taxa dos dois sinais é medida, em bps, e é apresentada na tela.

Para fazer o teste, o TSW200E1 poderá ser ligado como terminal, substituindo um switch, ou como monitor no meio de uma comunicação. As Figuras 2 e 3 mostram as duas possibilidades de conexão.




Figura 2: TSW200E1 conectado como terminal.




Figura 3: TSW200E1 conectado como monitor (alta impedância - Hi-Z).

¹O módulo Rates só poderá ser instalado em hardwares do tipo I em diante.

3. Configuração do teste

A configuração do equipamento para o teste é feita com a escolha de apenas 2 parâmetros:

- ♦ **Termination:** Permite ao usuário escolher a terminação do cabo utilizado entre 75 Ohms Unbal, e 120 Ohms Bal, High-Z Unbal ou High-Z Bal.
- ♦ **Line Code:** Permite ao usuário escolher o código de linha entre HDB3 e AMI.

A Figura 4 mostra a tela do configurador do Modo Slip. A escolha da Terminação vai depender da maneira em que o TSW200E1 irá se conectar ao link de comunicação, podendo se conectar como terminal ou poderá ser inserido no meio da comunicação (monitor), no último caso a impedância escolhida deve ser alta (Hi-Z).

A seleção dos parâmetros é feita utilizando as teclas ← e → com o cursor apontando para a linha que se deseja modificar. A tecla F2 retorna a tela dos módulos.




Figura 4: Tela de configuração do modo Slip.

RATES MONITOR

Interface: G.703 2M
Termination: HI-Z UNBAL
Line Code: HDB3

MODULE

F1

F2

F3

F4

Figura 5: Tela de configuração do modo Rates.

4. Realização do teste

Uma vez configurado, pode-se iniciar o teste pressionando a tecla START/STOP.

No modo Slip, os resultados são mostrados em 3 telas diferentes. Para navegar entre elas use as teclas F1(BACK) ou F4 (NEXT). No modo Rates, é mostrada apenas uma tela.

As telas com as diversas medidas realizadas pelo TSW200E1 são mostradas nas próximas figuras.

A primeira tela (Figura 6) mostra os resultados relativos a clock slips.




Figura 6

- ◆ **Clock slip position:** Através de uma barra que mostra o sentido e um contador até 256. A barra para a direita significa que o clock em RX1 é maior que em RX2, e a barra para a esquerda o inverso.
- ◆ **Clock slips:** Apresenta o total de slips somando ambos sentidos.
- ◆ **Clock slip +:** O total de slips causados por RX1 maior que RX2.
- ◆ **Clock slip -:** O total de slips causados por RX1 menor que RX2.
- ◆ **Clock slip/sec:** O total de slips ocorridos no último segundo.

A segunda tela (Figura 7) mostra os resultados relativos aos frame slips:




Figura 7

- ◆ **Frame slips:** Apresenta o total de frame slips somando ambos sentidos.
- ◆ **Frame slip +:** O total de frame slips causados por RX1 maior que RX2 quando o clock slip position passa de 256 à direita da barra.
- ◆ **Frame slip -:** O total de frame slips causados por RX1 menor que RX2 quando o clock slip position passa de 256 à esquerda da barra.
- ◆ **Frame position:** A diferença entre o frame slip+ e o frame slip-.

A terceira tela (Figura 8) mostra informações de tempo do teste:




Figura 8

- ◆ **Elapsed Time:** Apresenta tempo do teste no padrão [HHHH]:[MM]:[SS]
- ◆ **Time Without Slip:** Mostra o tempo sem a ocorrência de um slip. A cada slip, este contador é zerado. Mostrado no padrão [HHHH]:[MM]:[SS].
- ◆ **Max. Without Slip:** Mostra o tempo máximo sem a ocorrência de um slip. Mostrado no padrão [HHHH]:[MM]:[SS].

A próxima figura é a tela do modo Rates (Figura 9) e mostra a comparação das taxas dos

dois sinais.




Figura 9

- ◆ **Rates:** As taxas do clock de cada sinal, em bps.
- ◆ **Clk Dev:** O desvio, em ppm (partes por milhão), do sinal medido em relação a 2048000 bps.

O teste pode ser finalizado ao pressionar a tecla START/STOP.

